

(11)Publication number:

10-319097

(43)Date of publication of application: 04.12.1998

(51)Int. CI.

GO1R 31/3183

(21)Application number: 09-130880

(71)Applicant : ADVANTEST CORP

(22)Date of filing:

21.05.1997


(72)Inventor: WATANABE NAOYOSHI

#### (54) TIMING GENERATOR FOR SEMICONDUCTOR TESTING DEVICE

#### (57) Abst ract:

PROBLEM TO BE SOLVED: To miniaturize a timing generator, save the power and prevent the generation of a delay linearity error by generating a plurality of timing pulses in one pattern period, and using both retiming means and analog variable delaying means commonly to the timing pulses.

SOLUTION: When a first period start signal is inputted from a2, the excess from a1 to 0 is read with a standard clock, and the adder K of an arithmetic means 11 adds the set delay data of a resistor R, imparts an integer data of 3 to the down counter C of a delay means 12, and loads the excess to a buffer memory 17. The counter Cloads the integer of 3 and starts subtraction with the standard clock. When the signal is similarly inputted to a2i with a delay of 5T, a counter Ci loads the integer of 4 followed by subtraction, and loads the excess to a memory 17i. Thus, an integrated timing generator 20 for generating a plurality of pulses in one pattern period is provided, and a timing means 13 and a delay means 14 are commonly used to eliminate the delay linearity error.



#### LEGAL STATUS

[Date of request for examination]

05.03.2001

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3437407

[Date of registration]

06.06.2003

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## BEST AVAILABLE COPY

(19)1本国特許庁(JP)

G01R 31/3183

## (12) 公開特許公報(A)

(11)特許出願公開番号

### 特開平10-319097

(43)公開日 平成10年(1998)12月4日

(51) ht.Cl. 8

識別記号

FΙ

G01R 31/28

Q

審査請求 未請求 請求項の数3 〇L (全 9 頁)

(21)出顧番号

特顯平9-130880

(22)出願日

平成9年(1997)5月21日

(71)出願人 390005175

株式会社アドバンテスト

東京都練馬区旭町1丁目32番1号

(72)発明者 渡辺 直良

東京都練馬区旭町1丁目32番1号 株式会


社アドバンテスト内

#### (54) [発明の名称] 半導体試験装置用タイミング発生器

#### (57) 【要約】

【課題】 1パターン周期に複数のタイミングパルスを 発生させる半導体試験装置用タイミング発生器を提供す る。

【解決手段】 入力される複数のパターン周期の端数データとその周期開始信号をそれぞれラッチし交互に出力する複数の入力手段10iと、パターン周期の端数データと設定端数データとを加算する演算手段11と、演算結果の整数データの数Nを受け基準クロック周期のN倍遅延した基準クロック遅延信号Sを出力する複数の基準クロック遅延手段12iと、演算結果の端数データを一時記憶する複数のバッファメモリ17iと、基準クロック遅延信号Sがリタイミング手段13を通して入力されバッファメモリ17iからの端数データの遅延を与えるアナログ可変遅延手段14とから構成される。



#### 【特書請求の範囲】

【詩 類1】 1パターン周期内に複数のタイミングパルス 特殊生する半導体試験装置用タイミング発生装置において、

入力 婦子 (a 1 i) からのパターン周期の端数データをラッ fし出力するラッチ回路 (f 1 i) と入力端子 (a 2 i) からの周期開始信号をラッチし出力するラッチ回路 (12 i) とから成り複数のパターン周期の端数データを 調期開始信号に同期して交互に出力する複数の入力手段(10 i) と、

複数での入力手段(10i)から交互に出力されるパターン周期の端数データとレジスタ(R)に格納されている設定。遅延データとを加算し、複数の入力手段(10i)と対応して設けられたそれぞれの基準クロック遅延手段(12i)とバッファメモリ(17i)とに出力する演算手段(11)と、

演算 手段 (11) からの出力データの整数値 (N) を受けて 基準クロック周期 (T) の上記整数値 (N) 倍遅延した 基準クロック遅延信号 (S) を出力する複数の基準クロック遅延手段 (12i) と、

演算 手段(11)からの出力データの端数データを一時 記憶 し、基準クロック遅延信号(S)を受けて端数デー タを 出力する複数のバッファメモリ(17i)と、

基準 クロック遅延信号 (S) を受けて、該基準クロック 遅延信号 (S) のタイミングを再生し出力するリタイミ ング 手段 (13) と、

バッファメモリ (17i)からの端数データを受けて、 上記 リタイミング手段 (13)からの基準クロック遅延 信号 (S)を端数データ値の遅延をさせて出力するアナ ログ 可変遅延手段 (14)と、

を具備することを特徴とする半導体試験装置用タイミン グ発生器。

【請求項2】 基準クロック遅延手段(12i)はダウンカウンタ(Ci)と零一致回路(h1i)とから成り、演算手段(11)からの整数値(N)の入力データを該データの周期開始信号でダウンカウンタ(Ci)にロードし、基準クロック毎に減数し、0値になると零一致回路(h1i)で一致を取り基準クロック遅延信号(S)を発生することを監察しまる語彙項1記載の光道

(S)を発生することを特徴とする請求項1記載の半導体試験装置用タイミング発生器。

【請求項3】 バッファメモリ(17i)はFIFOから成り、演算手段(11)からの端数データを該データの周期開始信号でFIFOに取り込み、対応する基準クロック遅延信号(S)で読み出すことを特徴とする請求項1又は2記載の半導体試験装置用タイミング発生器。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は半導体試験装置の タイミング発生器において、インタリーブ方式に準じて 1パターン周期内に複数のタイミングパルスを発生させ る装置であって、特にタイミングパルスの遅延時間精度 を向上させ、ハードウェアを縮小化し、高速に発生させ る半導体試験装置用タイミング発生器に関する。

#### [0002]

【従来の技術】始めに、従来の半導体 I C 試験装置の概略について説明する。図4に半導体試験装置の基本的な構成図を示す。テストプロセッサ1は装置全体の制御を行い、テスタ・バスにより各ユニットに制御信号を与える。タイミング発生器3は装置全体のテストタイミングを取るためにタイミングパルス信号を発生して、パターン発生器2、波形整形器4やパターン比較器7等に与え、テストのタイミングを取る。パターン発生器2はDUT(被試験デバイス)9に与える印加パターンとパターン比較器7に与える期待値パターンを生成する。

【0003】波形整形器 4 はパターン発生器 2 からの印加パターンを信号波形に整形しドライバ 5 を経て、DUT 9 にテスト信号を与える。DUT 9 からの応答信号はコンパレータ 6 で電圧比較され、その結果の論理信号をパターン比較器 7 に与える。パターン比較器 7 はコンパレータ 6 からの試験結果の論理パターンとパターン発生器 2 からの期待値パターンとを論理比較して一致・不一致を検出し、DUT 9 の良否判定を行う。不良の場合にはフェイルメモリ8 に情報を与え、パターン発生器 2 からの情報と共に記憶させ、後に不良解析が行われる。

【0004】これらの動作を行わせる各信号を生成するために、タイミング発生器3やパターン発生器2や波形整形器4にはメモリのテーブルが準備されデータがメモりされている。これらのテーブルに与えるデータは、プログラマが被測定DUT9の性能諸元を基に、テストパターンを考察してテストプログラムを作成し、テストプロセッサ1から各部に供給している。

【0005】パターン発生器2のテーブルには、例えば0、1やL、H、Zの記述でピン1用からピンn用等の各ピン用の試験パターンデータが準備されている。波形整形器4のテーブルには波形モードなどの波形設定に関するデータが準備され、パターン発生器2からの試験パターンデータとタイミング発生器3からのセット、リセットのタイミングパルス信号を用いてテスト信号を生成しドライバ5に供給している。

【0006】タイミング発生器3にはRATE設定テーブルとクロック設定テーブルとがあり、RATE設定テーブルにはパターン周期(Test Period)のデータがメモりされ、クロック設定テーブルにはドライバ波形のタイミングデータがメモりされている。これらのデータを組み合わせて複数個のグループ、例えばTS1グループ、TS2グループやTSnグループ等を準備して読み出し、セット信号やリセット信号のタイミングパルスを生成している。

【0007】このタイミング発生器3において、設定するパターン周期は、基準クロック (Reference Clock)

の野整糖に端数を生ずることもあるが、ハードでのパターン/開め生成は基準クロックの整数倍に設定するので容易に生成できる。一方、タイミングパルス信号は基準クロックの1/2、1/4、1/8、1/16、…、等の分分能で精度良く生成させるので複雑である。基準クロックの端数データ(Fractional Data)は前パターン周期からの端数データと設定端数データとを加算し、加算結果の整数倍データはデジタル的に遅延させ、端数データはアナログ可変遅延回路を用いて遅延させる。具体的に調明する。

【〇008】図5(A)にタイミング発生器3の基本的な構成図を示す。構成としては、入力手段10、演算手段11、基準クロック遅延手段12、リタイミング手段13及びアナログ可変遅延手段14より成っている。そして入力端子a1からは前パターン周期の端数データが、a2からは周期開始(Period Start)信号が、a3からはタイミング遅延時間のデータが、a4からは基準クロックがそれぞれ入力される。いま、パターン周期に基準クロック以下の情報がある一例のテスト条件として、周波数100MHzで1周期10ns(ナノ秒)の基準クロック(以下、基準クロックの周期を「T」で表現する)を用い、パターン周期は(5+3/4)T、タイミング遅延時間は(3+1/2)Tのタイミングパルス信号を連続して発生させるものとする。図6にその場合のタイミングチャートを示す。

【O 009】始めにa 2から周期開始信号が入力される と、入力手段10のラッチ回路 f 1をライトイネーブル (Write Enable) にし、ラッチ回路 f 2 にも周期開始信 号を与える。ラッチ回路はDタイプ・フリップフロップ で構成され、WE(Write Enable)付と無いのがある。 a 3 からのタイミング遅延データ (3+1/2) は、既 にレジスタRに格納(メモリ)されているとする。(以 下、タイミング遅延データを「設定遅延データ」とい う)。a4からの基準クロックを、ラッチ回路f1に与 えて a 1 からの端数データをラッチしそのデータを演算 手段11の加算器Kに与え、ラッチ回路f2に与えてa 2からの周期開始信号をラッチして基準クロック遅延手 段1 2 にあるダウンカウンタ C のロード端子に与え加算 器K出力の整数データNをロード(入力)する。加算器 Kは既に端数データと設定遅延データとを加算したデー タを出力している。ダウンカウンタCのクロック端子に も基準クロックを与える。

【0010】1発目のタイミングパルスの発生において、a1からの端数データは0であるので、演算手段11の加算器Kの入力データは0と(3+1/2)となり、その出力データは(3+1/2)である。図6D参照。3の整数データNは基準クロック遅延手段12のダウンカウンタCに、1/2の端数データはアナログ可変遅延手段14のラッチ回路f4に出力される。周期開始の信号でダウンカウンタCは3のデータをロードし、a

4からの基準クロックで1づつ減数し、そのデータをデータアウト端子doから出力する。3つの基準クロックでデータアウト端子doの出力信号が零になると一致回路h1で零と一致を取って基準クロック遅延信号Sを出力し、リタイミング回路13のラッチ回路f3とアナログ可変遅延手段14のラッチ回路f4とに与える。

【0011】リタイミング回路13は、基準クロック遅 延信号Sの遅延時間がダウンカウンタCなどによりバラ ツキが生じるのを除去するために、基準クロックに固定 遅延器Dによる一定のオフセット時間を加えて、常に一 定の遅延時間のタイミングを取るための回路である。そ こで、入力端子a1からリタイミング回路13までの最 大遅延時間よりやや大きい遅延時間を有する固定遅延器 Dにa4からの基準クロック信号を通し、既に開かれて いるゲートト2を通過させた基準クロックをタイミング パルスの基準としている。図6E参照。アナログ可変遅 延手段14ではラッチ回路 [4にラッチされている端数 データ (1/2) の時間を遅延させ、出力端子b1から (3+1/2) T遅延したタイミングパルスを出力す る。図 6 F参照。1回目のパターン周期が終わると、パ ターン周期 (5+3/4) Tの端数データ (3/4) は 入力端子a1に印加される。

【0012】2発目のタイミングパルスの遅延時間は入力端子a1に印加された端数データ(3/4)とレジスタRにメモリの(3+1/2)の和であり、加算器Kで加算され、(4+1/4)のデータを出力する。図6 C、D参照。4の整数データはダウンカウンタCに出力され、(1/4)の端数データはアナログ可変遅延手段14に出力され、1発目と同様にデジタル的及びアナログ的に遅延されて(4+1/4)て遅延されたタイミングパルスが出力される。図6F参照。

【0013】3発目において、パターン周期は1発目と2発目のパターン周期の端数データが(3/4+3/4)=(1+1/2)となるので、構成は図示していないが、1の整数データを元のパターン周期に組み入れて5基準クロックに1を加算した6基準クロックをパターン周期とする。図6A参照。よって、パターン周期の端数データは(1/2)となり入力端子a1に供給される。レジスタRのデータは(3+1/2)であるのでその加算結果は4となる。よって、加算器Kからの4の出力データはダウンカウンタCに送られ、デジタル的遅延のみが行われてタイミングパルスを発生する。図6F参照。4発目以降も上記の動作が行われタイミングパルスを連続して送出する。

【0014】図5(B)はアナログ可変遅延手段14の構成例である。アナログのパルス信号は入力端子a10から入力し出力端子b10から出力する。 $15i(i=1\sim n)$ は、例えばインバータの従続した列で一定時間の遅延回路が構成され、151は(1/2)Tの遅延、152は(1/4)Tの遅延、154は(1/16)T

の遅��のようなアナログ遅延を行う。 $16i(i=1\sim n)$   $\ell$ セレクタで、ラッチ回路 f 4からの制御信号  $Si(i=1\sim n)$  でAi若しくはBiのいずれかを選択し、7ナログ信号を直接通過させたり規定の遅延を与えたりfる。

【〇 0 1 5 】 図 5 (A)ではテスト条件として、基本クロシがは周波数 1 0 0 MH z で 1 周期が 1 0 n s、パターン 周期は (5+3/4) T、タイミング遅延時間は (3+1/2) Tのタイミングパルス信号を連続して発生ざせた。つまり、パターン周期は 5 7.5 n s で、タイミング遅延時間は 3 5 n s であった。このように、1パターン周期内では 1 つのタイミングパルス信号しか生成できない。しかしながら、最近では1パターン周期内で2~4のタイミングパルスを要求する場合が多くなった。この1パターン周期内で複数のタイミングパルスを発生させるためにインタリーブ方式で発生させており、インタリーブ方式は不可欠となってきた。インタリーブ方式とは交互配置した方式をいう。

【〇016】図7にインタリーブ方式の回路ブロック図 を、 図8 にそのタイミングチャートを示す。回路構成と しては図7に示すように、従来の図5(A)のタイミン 「 グ発生器3の回路を2つ、3mと3nとを並列に設け、 その出力をオア回路 h 3 で複合し出力するものである。 3以上の複数のタイミング発生器3を並列に設けて1パ ターン周期内に3以上のタイミングパルスを発生させる こともできる。回路動作を説明する。図7でのテスト条 件の例として、図6と同一のタイミングパルスを発生さ せるものとし、パターン周期は図6の場合の2倍の(1 1+1/2) Tとし、タイミング遅延時間は(3+1/ 2) Tと他の1つは (9+1/4) Tである。 (3+1 /2) T遅延のタイミングパルスはタイミング発生器3 mで発生させ、(9+1/4) T遅延のタイミングパル スの発生をタイミング発生器3nにまかせることにす る。 タイミング発生器 3 n のパターン周期開始は 3 m よ り5 T遅らせ、設定遅延データはタイミング発生器3m と同じく(3+1/2)とする。

【0017】図8のタイミングチャートを用いて説明する。図8Aは周期10nsの基準クロックである。図8Bから図8Eはタイミング発生器3mのタイミングチャートで、図8Fから図8Iはタイミング発生器3nのタイミングチャートで、図8Gは複合したタイミングパルスの発生状況である。

【0018】タイミング発生器3mのパターン周期は(11+1/2) Tであるので整数を取り、当初は図8Bに示すように11Tであるので、1発目の端数データは図8Cに示すように0である。従って、加算器12の出力データはレジスタRのデータ(3+1/2) であるので3の整数データと(1/2) の端数データである。よって、3の整数はデジタル的に、(1/2) はアナログ的に遅延され、タイミングパルスは図8Eに示すよう

に (3+1/2) T遅延して発生する。

【0019】タイミング発生器3nのパターン周期は、図8Fに示すようにタイミング発生器3mより5T遅れてスタートさせるので、1周期目の端数データは(3/4)となり、図8Gのように送付され、加算器KでレジスタRのデータ(3+1/2)と加算され、その出力データは図8Hに示すように(4+1/4)となる。従って、図8Iのようなタイミングパルスが発生する。

【0020】3発目のタイミングパルス、つまりタイミング発生器3mの2発目は、パターン周期の端数データが図8Cのように(1/2)となるから、レジスタRのデータ(3+1/2)と加算して、加算器Kの出力は図8Dのように4となる。従ってタイミングパルスの発生は図8Eのようになる。以下同様にして連続したタイミングパルスを発生させる。

#### [0021]

【発明が解決しようとする課題】上述したように、インタリーブ方式のタイミングパルスの発生は、図7に示すように、図5のタイミング発生器3を並列に2セット並べて交互に動作させることにより、見かけ上、2倍速になる。3セット並列に並べて交互に動作させると3倍速になる。この従来の回路構成でも半導体試験装置は充分に稼動する。

【0022】しかしながら、従来の回路構成はハードウェアをまるまる2セット分+ α以上必要とするため、ハードウェアの小型化、省力化、高速化のためには障害となることがある。また、それぞれにアナログ可変遅延手段14を有している。このアナログ可変遅延手段14を有している。このアナログ可変遅延手段14を用いてからには補正できず、若干の固有の誤差を有する。従って、異なる複数個のアナログ可変遅延手段14を用いてタイミングパルスを発生させると、期待遅延値と実際遅延値との差である遅延リニアリティ・エラー分が遅延パルスのジッタに足された形でDUT9に印加され問題を生ずることもある。

【0023】この発明は、上記の問題点を解決し、より 小型化、省力化し、遅延リニアリティ・エラーが発生し ないインタリーブ方式に代わる新しいタイプのタイミング発生器を提供することを目的とする。

#### [0024]

【課題を解決するための手段】上記目的を達成するために、この発明は1パターン周期に2以上の複数のタイミングパルスを発生させて遅延リニアリティ・エラーを防止するために、リタイミング手段13とアナログ可変遅延手段14とを複数のタイミングパルスに対して共通に用いるようにする。また、演算手段11も共通に使用するようにする。つまり、入力手段10と基準クロック遅延手段12は1パターン周期に発生させる複数のタイミングパルス数pに合わせて複数の入力手段10i(i=1~p)とそれに対応する基準クロック遅延手段12i

(i =l~p)とを設ける。

【○ 025】従って、構成は次のようになる。①パター ン 
「期の端数データをラッチするラッチ回路 
「1 i とパ ターンスタート信号をラッチするラッチ回路 f 2 i とか ら成り、複数のパターン周期の端数データをその周期開 始信号 に同期して交互に出力する複数の入力手段10 i と、 ②交互に出力されるパターン周期の端数データとレ ジス 夕R に格納されている設定遅延データとを加算して 複数での入力手段10iと対応して設けられたそれぞれの 基準クロック遅延手段12iとバッファメモリ17iと に出力する演算手段11と、③演算手段11からの出力 デーータの整数値Nを受けて基準クロック周期Tの上記整 数値N倍遅延した基準クロック遅延信号Sを出力する複 数の基準クロック遅延手段12iと、④演算手段11か らの出力データの端数データを一時記憶し、基準クロッ ク遅延信号Sを受けて端数データを出力する複数のバッ ファ メモリ17iと、⑤基準クロック遅延信号Sを受け て、 その基準クロック遅延信号 S のタイミングを再生し 出力するリタイミング手段13と、⑥バッファメモリ1 7 i からの端数データを受けて、上記リタイミング手段 13 からの基準クロック遅延信号Sを端数データ分遅延 させて出力するアナログ可変遅延手段14とから構成さ れている。

#### [0 0 2 6]

【発明の実施の形態】発明の実施の形態を実施例に基づき図面を参照して説明する。図1に本発明の一実施例の構成図を、図2に図1のタイミングチャートを、図3に他の実施例の構成図を示す。図5、図6と対応する部分には同一符号を付す。先ず、図1と図2に基づいて説明する。

【0027】テスト条件は従来の図7及び図8の説明に用いた同じ条件とする。つまり、パターン周期は(11+1/2)T、タイミング遅延時間は(3+1/2)Tと(9+1/4)T、第2の周期開始信号は第1の周期開始信号より5T遅らせ、設定遅延データは共に(3+1/2)とする。入力信号は従来のインタリーブ方式と同様に、入力端子ali( $i=1\sim p$ )からパターン周期の端数データと、a2i( $i=1\sim p$ )からそのパターン周期の周期開始信号とを入力する。図1では第1周期と第2周期の2種類の入力であるのでpは1と2である。a4からは基準クロックを入力する。a3からの設定遅延データの(3+1/2)は予めレジスタRに記憶させているものとする。

【0028】初めにa2から第1の周期開始信号が入力されると、次の基準クロックでa1からの0の端数データを取り込み演算手段11の加算器Kの一方の入力端子に与える。図2A、B、C参照。加算器Kは直ちにレジスタRの設定遅延データの(3+1/2)と加算し、3の整数データは基準クロック遅延手段12のダウンカウンタCに与え、(1/2)の端数データはバッファメモ

リ17に与える。図2D参照。ダウンカウンタCは直ちに3の整数をロードし、基準クロックで減数し始める。バッファメモリ17はライトイネーブルになっているので次の基準クロックで(1/2)の端数データをロードする。バッファメモリ17は、図1ではFIFO(First-in First-out)のメモリを用いている。FIFOとは先入れ先出し方式をいう。バッファメモリ17を用いるのは制御信号が有るときのみデータを出力し、無いときは0出力にしたいからである。

【0029】基準クロック遅延手段12のダウンカウンタCは、0になると零一致回路h1で一致が取れて、ほぼ3T遅延された基準クロック遅延信号Sを出力する。基準クロック遅延信号Sはリタイミング手段13に送られて再びタイミングを調整してアナログ可変遅延手段14に送られる。バッファメモリ17は基準クロック遅延信号Sでリードイネーブルとなり端数データを出力し、アナログ可変遅延手段14のラッチ回路f4に送られる。アナログ可変遅延手段14では3T遅延した基準クロック遅延信号Sを、端数データによる(1/2)Tの時間、遅延させて(3+1/2)T遅延したタイミングパルスを出力する。図2E、G参照。

【0030】入力端子a2iに第2の周期開始信号が第1の周期開始信号より5T遅れて入力されると、次の基準クロックでa1iからの(3/4)の端数データを取り込み演算手段11の加算器Kの一方の入力端子に与える。図2F、G参照。加算器Kは直ちにレジスタRの設定遅延データの(3+1/2)と加算して(4+1/4)のデータを出力し、4の整数データは基準クロック遅延手段12iのダウンカウンタCiに与え、(1/4)の端数データはバッファメモリ17iに与える。図2H参照。ダウンカウンタCiは直ちに4の整数をロードし、基準クロックで減数し始める。バッファメモリ17iはライトイネーブルになっているので次の基準クロックで(1/4)の端数データをロードする。

【0031】基準クロック遅延手段12iのダウンカウンタCiは、4つの基準クロックをカウントして0になると零一致回路h1iで一致が取れて、ほぼ4T遅延された基準クロック遅延信号Sを出力する。基準クロック遅延信号Sを出力する。基準クロック遅延信号Sはリタイミング手段13に送られて再びタイミングを調整してアナログ可変遅延手段14に送られる。パッファメモリ17iは基準クロック遅延信号Sでリードイネーブルとなり端数データを出力し、アナログ可変遅延手段14では4T遅延した基準クロック遅延信号Sを、端数データによる(1/4)Tの時間、遅延させて(4+1/4)T遅延したタイミングパルスを出力する。図2I、G参照。

【0032】11Tの時間が経過すると、a2から再び 周期開始信号が入力され、a1からは(1/2)の端数 データが送られてくる。図2B参照。次の基準クロック で(1/2)の端数データを取り込み演算手段11の加算器に送る。加算器KではレジスタRの設定遅延データ(3+1/2)と加算して4の整数データを出力して基だ準クロック遅延手段12のダウンカウンタCに与える。 図2D参照。ダウンカウンタCは直ちに4の整数をロードし、基準クロックで減数し始める。4つの基準クロックをカウントして0になると零一致回路h1で一致が取れて、ほぼ4T遅延された基準クロック遅延信号Sはリタイミングを出力する。基準クロック遅延信号Sはリタイミングデータで変遅延手段14に送られる。端数データは0であるのでアプログ可変遅延手段14での遅延は行わず、4T遅延したタイミングパルスを出力する。図2E、G参照。その後は同様にして、継続してタイミングパルスを発生する。

【〇 03 3】図3は他の実施例の構成図である。これは演算手段11に2つの加算器Kと加算器Kiとを設け、a1から入力のデータ演算は加算器Kで、a1iから入力のデータ演算は加算器Kiで行うようにしたものである。他は図1とほぼ同様であるので説明は省略する。ただ、a1から入力のデータに加算する設定遅延データと a1 iから入力のデータに加算する設定遅延データとが異なる値である場合には、レジスタRを2つ準備してそれぞれに異なる設定遅延データをメモリしそれぞれの加算器に与えればよいので便利である。

【O 034】以上詳細に説明してきたが、構成は実施例に限るものではない。基準クロック遅延手段12のカウンタ Cはダウンカウンタでなく、アップカウンタで構成してもよい。要は基準クロックで整数値Nを計数して一致すると基準クロック遅延信号Sを発生できればよい。また、バッファメモリ17にFIFOを用いたが、これに限らず、ラッチ回路とゲート回路で構成することもできる。要は常時は0出力で、必要なときのみデータを出力できる回路であればよい。

#### [0035]

【発明の効果】以上詳細に説明したように、この発明は 1パターン周期内に複数のタイミングパルスを発生させ る装置として、従来のインタリープ方式に代え、統合し たタイミング発生器20とした。特に、リタイミング手 段13とアナログ可変遅延手段14を1つにし、共通し て使用できるようにした。

【0036】従って、従来問題となっていた遅延リニア リティ・エラーの発生を無くし、しかもハードウェアの より以上の小型化、省力化、高速化が可能となった。こ の発明は実用に際しての効果は大である。

#### 【図面の簡単な説明】

【図1】本発明の一実施例の構成図である。

【図2】図1のタイミングチャートである。

【図3】本発明の他の実施例の構成図である。

【図4】半導体試験装置の基本的な構成図の例である。

【図5】図5(A)はタイミング発生器の基本的な構成図の例であり、図5(B)はアナログ可変手段14の構成図の例である。

【図6】図5 (A) のタイミングチャートである。

【図7】インタリーブ方式のタイミング発生器の構成図 である。

【図8】図7のタイミングチャートである。

#### 【符号の説明】

- 1 テストプロセッサ
- 2 パターン発生器
- 3 3 m、3 n タイミング発生器
- 4 波形整形器
- 5 ドライバ
- 6 コンパレータ
- 7 パターン比較器
- 8 フェイルメモリ
- 9 DUT (被試験デバイス)
- 10 入力手段
- 11 演算手段
- 12 基準クロック遅延手段
- 13 リタイミング手段
- 14 アナログ可変遅延手段
- 15 i (i=1~n) アナログ遅延器
- $16i(i=1 \sim n)$   $t \lor 0.9$
- 17、17i バッファメモリ (FIFO)
- 20 タイミング発生器
- C、Ci ダウンカウンタ
- D 固定遅延器
- R レジスタ
- S 基準クロック遅延信号

K、K i 加算器


f i (i=1~m) ラッチ回路

h1、h1i 一致回路


h 2、h 4, h 4 i アンド回路

h3、h5、h6、h7 オア回路


[図1]




【図2】




【図6】




【図3】




【図4】




【図7】



【図5】



【図8】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS	٠
☑ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☒ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☑ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER:	

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.